日本理化学研究所（RIKEN）量子计算中心和东芝公司（Toshiba）的研究人员成功地建立了一个基于双半导体耦合器（DTC）的量子计算机门，该耦合器曾在理论上被提出作为一种可以显著提高量子门保真度的设备。使用这种方法，他们实现了被称为CZ门的双量子位器件的99.92%的保真度和单量子位门的99.98%的保真度。作为Q-LEAP项目的一部分，这一突破不仅提高了现有噪声中等规模量子（NISQ）器件的性能，而且通过有效的量子纠错为实现容错量子计算铺平了道路。

　　DTC是一种新型可调谐耦合器，由两个固定频率的发射器组成——一种对电荷产生的噪声相对不敏感的量子位——通过一个带有额外约瑟夫森结的环路耦合。它的架构解决了量子计算中最紧迫的挑战之一：开发以高保真方式连接量子位的硬件。高门保真度对于最小化误差和增强量子计算的可靠性至关重要，DTC方案通过实现抑制残余相互作用和快速高保真的双量子比特门操作而脱颖而出，即使对于高度失谐的量子比特也是如此。虽然单量子比特门的保真度达到99.9%，但双量子比特设备的故障率通常为1%或更多，主要是由于量子比特之间的相互作用，即ZZ相互作用。

　　发表在《物理评论X》（Physical Review X）上的当前工作的一个关键是，使用最先进的制造技术，使用一种称为强化学习的机器学习，构建了一个门。这种方法使研究人员能够将DTC的理论潜力转化为实际应用。他们使用这种方法来平衡两种类型的剩余错误-泄漏错误和退相干错误-留在系统中，选择48纳秒的长度作为两个错误源之间的最佳折衷。由于这一点，他们能够达到该领域报道的最高保真度水平。

　　RIKEN量子计算中心主任Yasunobu Nakamura表示：“通过降低量子门的错误率，我们已经使更可靠和准确的量子计算成为可能。这对于容错量子计算机的发展尤其重要，这是量子计算的未来。”

　　他继续说道：“该设备能够有效地使用高度失谐的量子比特，这使得它成为各种量子计算架构的通用和有竞争力的构建块。这种适应性确保了它可以集成到现有和未来的超导量子处理器中，提高它们的整体性能和可扩展性。在未来，我们计划尝试实现更短的门长度，因为这可以帮助最小化非相干误差。”